Synopsys Core Synthesis Tools是计算机科学中使用的一种软件，它以VHDL描述为输入，根据指定的综合约束生成由门、触发器和寄存器组成的电路。将硬件描述语言（HDL）代码转换成门级网表，是芯片设计自动化（EDA）流程中的关键一步
功能特色
Synopsys Core Synthesis Tools该软件以VHDL描述为输入，并根据指定的合成约束生成由门、触发器和寄存器组成的电路。
在电子设计自动化（EDA）领域，合成是将高级硬件描述转换为可以在半导体芯片上物理制造的低级表示的自动化过程。最常见的是，合成是指将用Verilog或VHDL等硬件描述语言编写的寄存器传输级（RTL）代码转换为门级网表。
综合在设计师创建的抽象、人类可读的逻辑和制造工具所需的具体、详细的硬件之间架起了一座桥梁。这是确保从概念到物理设备时保持预期功能、性能和其他设计目标的关键一步。
合成不仅可以翻译代码，还可以针对功耗、性能（速度）和硅面积等关键指标优化最终电路。随着技术节点变得越来越小，设计越来越复杂，合成在确保芯片高效、可靠和可制造方面发挥着越来越重要的作用。
所有Synopsys合成工具都支持行业标准的硬件描述语言，如Verilog、SystemVerilog和VHDL。通过采用这些解决方案，工程团队可以加速收敛，及早了解设计质量，并在FPGA和ASIC设计中取得有竞争力的结果。
合成直接影响芯片实现其性能和功耗目标的程度。通过优化逻辑并将其有效地映射到技术库，合成工具可以帮助实现激进的定时目标并最大限度地减少能源使用，这对于电池供电和高性能应用尤为重要。
Synopsys，股份有限公司是半导体设计电子设计自动化（EDA）软件的世界领导者。该公司向全球电子市场提供技术领先的半导体设计和验证平台以及IC制造软件产品，从而能够开发和生产复杂的片上系统（SoC）。Synopsys还提供知识产权和设计服务，以简化设计过程，加快客户的上市时间。Synopsys总部位于加利福尼亚州山景城，在北美、欧洲、日本和亚洲的60多个地点设有办事处。
闪电小编说明：
通过优化门级网表，使其满足时序、功耗、面积等设计目标，最终生成可供后续物理实现（例如布局布线）使用的网表文件。 确保项目顺利进行，加速设计，在更早得时候了解设计质量！
SynopsysCoreSynthesisTools
SynopsysCoreSynthesisTools
软件无法下载？不知道解压密码？微信关注订阅号"闪电下载"获取
本帖长期更新最新版 请收藏下载！版权声明：本站提的序列号、注册码、注册机、破解补丁等均来自互联网，仅供学习交流之用，请在下载后24小时内删除。
