软件标签：SpyGlass
Synopsys SpyGlass vX-2025.06 SP1 Linux为分析、调试和修复提供了一个集成解决方案，具有一套全面的结构和电气问题能力，所有这些都符合RTL设计描述。提供多种先进算法以及强大的分析技术，可视化设计、优化和分析、验证，让用户在早期设计时候就能获得更多的洞察力和改进，针对复杂的项目，能够尽快找到优化的方案和最少成本投入的结果。快速发现设计中的各种隐藏问题，深入研究探索。
功能特色
1、FPGA设计用的SpyGlass
在众多FPGA设计者面临的验证挑战中，时钟域交叉（CDC）难度居前列。如今的设计包含数十个异步时钟域，这使得使用传统仿真或静态时序分析（STA）验证变得困难。SpyGlass®产品系列是早期设计分析的行业标准，RTL设计阶段分析最为深入。SpyGlass 提供了一个集成的分析、调试和修复解决方案，具备结构和电气问题的全面功能，所有功能都与 RTL 设计描述相关联。
2、VC SpyGlass Fault Analysis
Synopsys VC SpyGlass故障分析在设计流程的早期进行功能安全和可靠性分析，为设计变更提供指导，从而分别提高ISO 26262功能安全或可靠性指标。利用SpyGlass技术，可以在RTL或门级网表中进行分析，从而最大限度地减少对设计进度的影响。在安全关键电子设备的运行过程中，瞬态故障或永久性故障都可能导致灾难性故障。错误传播到安全相关信号的概率由ISO 26262功能安全标准定义的单点故障度量（SPFM）测量。
标准为每个定义的汽车安全级别记录了最低要求的SPFM值。VC SpyGlass故障分析使用静态分析方法（图1）来准确估计设计任何部分的SPFM。
3、VC SpyGlass Lint
VC SpyGlass Lint解决方案将行业标准最佳实践与Synopsys与行业领导者合作的丰富经验相结合。Lint检查包括设计重用合规性检查，如STARC和OpenMORE，以在整个设计中强制执行一致的风格，简化多团队和多供应商IP的集成，并促进设计重用。
VC SpyGlass Lint使用内置的形式化技术来精确定位RTL设计中的深层功能问题，而不需要测试台或断言。传统棉绒技术与正式技术的集成解决方案利用了功能棉绒流中全面且广泛使用的棉绒检查，从而降低了噪音并提高了结果的准确性。将VC SpyGlass Lint与Synopsys VCS®集成，可以及早发现编码问题，提高代码质量，并实现更快、更高效的验证周期。Functional Lint分析加上易用性的提高，带来了高级调试和交互性。
4、VC SpyGlass CDC
VC SpyGlass™CDC提供了一种全面的方法，具有可扩展的质量签收能力，具有高调试效率。
VC SpyGlass CDC将控制和数据信号关联起来，从而很好地理解了尽可能低噪声的设计意图。它还集成了结构和功能CDC分析，并实现了单步内置的基于形式的功能CDC分析。用户还可以灵活地生成静态数据库，以验证CDC协议和为结构分析所做的假设。
5、VC SpyGlass RDC
VC SpyGlass™RDC基于高度可扩展的VC SpyGlass RTL Signoff平台构建，该平台提供了一种全面的方法论，具有可扩展的能力，可实现高质量的签核，并具有高调试效率。此外，电源域增加了重置域交叉的复杂性，对UPF仪表化RTL（即开关和ISO设备的真实连接）执行RDC分析是实现最高质量和最全面签核的要求。
6、SpyGlass Constraints
约束的质量决定了实施的质量和速度。约束影响是多维的跨越综合、时间分析和物理设计。由于约束问题，超过25%的设计项目会经历十多次迭代。整个开发过程中，整体约束有效性的负担落在了设计工程师身上。SpyGlass®Constraints解决方案通过从设计过程的早期开始提供一个广泛的解决方案来解决这些挑战，并提供一个持续验证的环境。
闪电小编说明
在早期开发验证过程中带来更多的帮助和支持，设计工程师、管理人员能够获得更优化的改进和发现，帮助复杂的SoC找到最快且成本最低的实现路径。
软件无法下载？不知道解压密码？微信关注订阅号"闪电下载"获取
本帖长期更新最新版 请收藏下载！版权声明：本站提的序列号、注册码、注册机、破解补丁等均来自互联网，仅供学习交流之用，请在下载后24小时内删除。
