信号完整性仿真软件Cadence Design Systems Sigrity 2018.04 破解版 含教程

Cadence Sigrity2018破解版通过3D设计和3D分析加速PCB设计，新版本包括新的3D功能，使PCB设计团队，以加快设计周期，同时优化成本和性能。独特的，三维设计和3D分析环境中集成Sigrity公司的工具与Cadence的快板®技术，可提供比使用第三方建模工具目前替代品更有效和更容易出错的解决方案，节省了设计周期，降低风险天。此外，新的3D Workbench方法弥补了机械和电气领域之间的差距，使产品开发团队能够快速准确地分析跨越多个电路板的信号。有关更多信息，由于许多高速信号跨越PCB边界，因此有效的信号完整性分析必须包括信号源和目标芯片，以及介入的互连和返回路径，包括连接器，电缆，插座和其他机械结构。传统的分析技术为每个互连片段使用单独的模型，并在电路仿真工具中将这些模型级联在一起，由于从PCB到连接器的过渡的3D特性，这可能是容易出错的过程。此外，由于3D转换可以产生或破坏信号完整性，因此设计人员还希望以非常高的速度优化从连接器到PCB或插座到PCB的过渡。Sigrity 2018版本提供的新型3D Workbench实用程序可以桥接机械组件以及PCB和IC封装的电子设计，允许将连接器，电缆，插座和PCB分线模型化为一个，无需对任何路由进行重复计算董事会。互连模型在信号更具2D性和可预测性的点处被划分。通过仅在需要时执行3D提取，并且在将所有互连模型缝合在一起之前对剩余结构执行快速，准确的2D混合求解器提取，可以高效且准确地执行完整的端到端信道分析跨越多个板的信号。此外，Sigrity2018释放提供了场解算器，如Sigrity的PowerSI软硬结合支持®技术，可实现的是通过从刚性PCB材料以柔性材料高速信号的鲁棒分析。开发Rigid-Flex设计的设计团队现在可以使用以前仅用于刚性PCB设计的相同技术，从而在PCB制造和材料工艺不断发展的同时实现分析实践的连续性。Sigrity 2018版本通过紧密结合Cadence多个产品团队的技术向前迈出了一大步，通过整合Allegro和Sigrity团队的3D技术，我们不断改进客户的系统设计支持之路，使他们能够采用更全面的方法进行产品优化，不仅包括芯片，封装和电路板，还包括机械结构。

1、互连建模技术

升级的互连建模技术解决了PCB和IC封装设计的最新趋势。随着信号速度攀升至32Gbps甚至更快，现在需要战略性地将PCB和连接器建模为一个结构。

全新Cadence@Sigrity公司TM3D工作台，包括与Sigrity公司PowerS13DEM提取选项（3DEM），允许用户导入机械结构，如电缆和连接器，并与PCB合并。这样，从板到连接器的关键30结构可以被建模并优化为一个结构。PCB的更新可以自动反向注释到PCB布局工具。

3DWorkbench提供：

·Sl和PI应用程序

·熟悉的30外观和感觉

·能够导入机械结构

·能够导入电子数据库并与机械结构合并

·三维实体建模（参数化和全功能）

·模拟：

·双绞线（电缆）

·背板加连接器

·连接器建模（HDMI，SATA等）

·PCB上的SMA连接器

2、刚性-柔性支持

业界首创的完整Rigid-Flex PCB从单一布局数据库中提取，可提供刚性和网状地面柔性电缆区域的精确互连建模。该区域信息自动从Cadence公司的Allegro

17.2版进口？技术。

·Sigrity Powers技术

3、更快的IC封装建模

具有数千个凸点/球的设计的IC封装建模现在快3倍，内存消耗减少了75%。

·Sigrity XtractlM”“技术

4、电源完整性更新

升级的电源完整性（Pl）技术满足了PCB前后设计流程的新检查要求和新的可用性要求。添加了许多增强功能，包括分层视图，快速搜索和过滤，比较树报告和工具提示。

·Allegro PowerTree“技术DC分析技术已经升级，以支持与Allegro技术的集成，HTML框图增强功能以及自动添加节点上的增强功能。

·Sigrity PowerDCT“技术AC分析技术增加了一些额外的检查，现在查看加权交流电流并检查相等的电压。新的批处理模式“项目”允许将这两个新工作流程以及其他工作流程设置为一组批处理检查。

·Sigrity OptimizePITM技术

5、信号完整性更新

升级的信号完整性（S1）技术加速了验证存储器接口，串行链路以及PCB上过多的其他信号所需的时间，这些信号可能导致设计在实验室中出现故障。该技术现在具有工作流程和视觉效果，可用于快速执行电气规则检查，查找阻抗变化和过度耦合。这些检查不需要任何模型，并且可以由专家和非专家在信号完整性方面运行。

·Allegro Sigrity SI Base

一、Sigrity PowerSI

快速准确地对完整IC封装或PCB进行电气分析

1、主要优点

快速准确的信号/电源完整性和设计级EMI分析，S参数模型提取和频域仿真

经过验证的技术并支持大型设计 

与Cadence和其他供应商布局数据库的接口

为了帮助您解决与同步开关噪声，信号耦合，以及目标电压等级，Cadence公司越来越具有挑战性的问题® Sigrity公司™ PowerSI ®技术，提供了完整的IC封装或印刷电路板的快速，准确，详细的电气分析。它是云就绪，可用于预布局以开发电源和信号完整性指南，以及布局后验证性能并改进设计而无需原型。

使用Sigrity PowerSI电磁（EM）场解算器技术，您可以轻松地执行广泛的研究，以识别跟踪和通孔耦合问题，同时切换输出引起的电源/接地波动，以及设计低于或高于电压目标的区域。PowerSI技术还允许您执行与频率相关的网络参数模型的提取，并让您可视化复杂的空间关系。

2、特征

便于AC分析以评估地平面上的电压分布

建立IC封装和电路板的供电网络（PDN）指南

评估几何形状之间的电磁耦合，以实现更好的元件，通孔和开盖位置

为随后的时域SSN仿真提取频率相关的S，Z和Y参数，用于封装和电路板建模

通过近场定量显示预测能量泄漏

评估去耦电容器策略并验证放置效应实现宽带建模，包括精确的DC性能表征（正在申请专利）

与IC封装和电路板的3D解决方案无缝集成

分布式计算选项可加快分析时间（需要额外的许可证）

强大的HSPICE流支持

优化与Cadence SiP的布局，快板流动®包设计，和Allegro PCB设计

易于在Mentor，Zuken和Altium流程中使用，接受多种结构设计支持所需的CAD数据库

二、Sigrity XtractIM

构建模型的速度提高了10倍以上

1、主要优点

帮助您构建准确的RLC IBIS或SPICE模型，比其他方法快10倍

独特的评估功能可快速识别潜在的包装性能问

支持宽带多级优化模型和多种封装类型

为了帮助您创建准确的，RLC，IBIS或SPICE IC封装电气模型高达10倍，比其他方法更快，Cadence公司® Sigrity公司™XtractIM™技术采用混合求解。利用这些混合求解器衍生模型，您可以通过包括驱动器，接收器和其他互连来执行系统级信号和电源完整性仿真。包括生成宽带优化模型的选项。

Sigrity XtractIM技术为您提供IBIS或SPICE电路网表格式的IC封装的电气模型。这些简明的寄生模型可以是每个引脚/网络RLC列表，耦合矩阵或Pi / T SPICE子电路。

该技术的宽带优化多级模型意味着您可以在特定频率范围内验证其精度，并填补IBIS / RLGC和全波S参数之间的空白。无论您是临时用户还是常用用户，都可以通过易于使用的工作流程轻松访问该工具，帮助您设置堆叠检查，C4凸点和焊球创建以及信号和电源/接地网选择等任务，如以及定义其他提取参数。

2、特征

可视化潜在的包性能问题

提取整个包或选定网络的模型

首次包装评估可视化，以快速查明潜在风险并避免大海捞针问题

灵活的引脚分组选项，可实现用户首选的模型分辨率

全面提取整个设计，包括嵌入式无源元件

紧凑型宽带型号（2％S参数型号），具有时域电路仿真兼容性

灵活的2D / 3D可视化，绘图和电子表格数据管理

优化从Cadence包设计工具中读取物理设计数据

随时使用Mentor或Zuken包数据库

三、Sigrity PowerDC

确保可靠的电力输送

1、主要优点

确保可靠的电力输送

降低成本，减少延迟并防止现场故障

为封装和电路板提供确定的IR压降分析

为了确保您获得可靠的电力输送，Cadence公司® Sigrity公司™ PowerDC ™技术提供IC封装和PCB设计，包括电/热协同仿真最大化准确性签收高效DC分析。PowerDC技术可快速查明过多的IR压降，以及过电流密度和热点热区域，从而最大限度地降低设计现场故障的风险。

2、特征

使用在设计过程的示意图阶段捕获的PowerTree ™数据（源/接收器定义）自动设置DC模拟

识别难以定位的高阻抗布线颈缩并找到数千个在压力下失效的通道

确定是否可以减少平面层而不增加DC或热可靠性风险

评估多结构PCB和封装设计以及芯片级信息

通过独特的框图结果视图和一系列可视化选项来考虑假设改进  选项，

易于部署的工作流程，非常适合偶尔的用户和专家

获得专利的自动化功能可确定最佳的遥感线位置

即使对于具有多个电压域和复杂平面结构的复杂设计，也非常精确

全面支持多结构设计，包括堆叠芯片，多个电路板和所有流行的封装类型

使用PowerTree数据可视化原理图的功率部分

使用PowerTree数据运行无布线的预布局仿真，以帮助选择符合设计标准的组件

优化与流量  的Cadence SiP的布局，  快板®包设计，和  快板的PCB设计

易于在Mentor，Zuken和Altium流程中使用，接受多种结构设计支持所需的CAD数据库

四、Sigrity OptimizePI

优化性能和成本的实现

1、主要优点

自动选择和放置去耦电容

以最低的开盖成本确保满足供电系统的需求

重新捕获不必要的decaps使用的可用设计区域

为了确保你的系统和组件级得到高的性能，而在同一时间的15％之间的％50节省了去耦电容（开盖）成本，Cadence公司® Sigrity公司™OptimizePI™技术确实板和IC的一个完整的交流频率分析包。它支持布局前和布局后的研究，可以快速确定最佳的开盖选择和放置位置，以最低的成本满足您的电力传输网络（PDN）需求。

Sigrity OptimizePI技术基于成熟的Cadence混合电磁电路分析技术，结合独特的Sigrity优化引擎，可帮助您快速查明最佳的开盖选择和放置位置。

2、特征

消除了对PCB和IC封装的过度设计

降低新设计和后期制作产品的PDN成本

为打包的组件制定有效的decap准则

优化板/封装接口的PDN

标识EMI去耦的数量和位置

经过验证的基础混合EM /电路分析技术

PDN性能的直观和交互式可视化

易于设置布局前和布局后的十进制优化

可视化你的原理图与Cadence快板电源部分® PowerTree ™数据

捕获PowerTree GUI中的设置信息（模型，网络名称等），以便分配目标阻抗约束

独特的器件阻抗和EMI共振检测

能够支持包括封装和电路板数据的大型设计

使用Cadence SiP Layout，Allegro Package Designer和Allegro PCB Designer优化流程

易于在Mentor，Zuken和Altium流程中使用，接受多种结构设计支持所需的CAD数据库

五、Allegro Sigrity SI Base

先进的信号质量分析

1、主要优点

加快设计成功的时间，同时降低最终产品的成本

在约束驱动的流程中提供布局前和布局后的信号完整性分析

直接读取和写入Allegro PCB和IC封装设计数据库

与Cadence集成®快板® PCB及IC封装设计，编辑和路由技术，快板Sigrity公司™SI提供了先进的SI分析前和布局后。在设计周期的早期操作允许“假设”情景探索，设置更准确的设计约束，并减少设计迭代。

Allegro Sigrity SI直接读取和写入Allegro PCB和IC封装设计数据库，以快速准确地整合结果。它提供基于SPICE的模拟器和嵌入式场解算器，用于提取2D和3D结构。它支持晶体管级和行为I / O建模，包括使用IBIS模型的功率感知模拟。可以在布局之前探索并行总线和串行通道架构以比较备选方案，或者在布局后对所有相关信号进行全面分析。

2、特征

执行各种SI分析

及早发现设计错误，以提高首次通过成功率

在过程的早期快速设置准确的约束

通过解决方案空间探索提高产品性能

在最早的阶段探索替代拓扑

从信号拓扑生成S参数或以S参数格式分析信号

生成估计的串扰表以帮助减少PCB串扰

验证多板和硅封装板信号路径 

安装破解教程